JPEG2000 EBCOT编码器的 VLSI结构设计

北京邮电大学学报

JPEG2000 EBCOT编码器的 VLSI结构设计

1. 清华大学微电子学研究所 , 北京 100084; 2. 清华大学电子工程系 , 北京 100084; 3. 北京航空航天大学电子工程系 , 北京 100083

基金资助:

VLSI Architecture of EBCOT Encoder for JPEG2000

1. Institute of Microelectronics, Tsinghua University, Beijing 100084, China;
2. Department of Electronic Engineering, Tsinghua University, Beijing 100084, China;

3. Department of Electronic Engineering , BU AA University, Beijing 100083, China

Supported by:

摘要/Abstract

摘要： 采用并行运算和动态内存控制 DMC(dynamic memory control)的结构完成了 EBCOT(embedded block coding with optimized truncation)编码器的 V LSI设计. 在保证编码速度的前提下 ,最大限度降低了片内存储器的访问频率 ,同时将片内小波系数缓存量减少了 60% 以上. 在 200 M Hz 的工作主频下 ,每秒可以完成 20帧分辨率为 1 024× 1 024× 24比特图像的 JPEG2000编码 . 该 EBCO T编码器已经作为单独的 IP核应用于目前正在开发的 JPEG2000图像编解码芯片中 .

关键词: 优化截断的嵌入式分块编码, 动态内存控制, JPEG2000

Abstract: Proposes a VLSI architecture of EBCOT, in which a Dynamic Memory Control ( DMC) is adopted to reduce 60% scale of the on-chip wavelet coefficients storage. A parallel architecture is proposed to speed-up the coding process. This architecture can be used as a compact and efficient IP core for JPEG2000 V LSI implementation and various realtime image /video applications.

Key words: EBCO T, DMC, JPEG2000

中图分类号:

TN402

刘雷波1,　李德建2,　孟鸿鹰2,　张　利2,　王志华2,　陈弘毅1,　夏宇闻3. JPEG2000 EBCOT编码器的 VLSI结构设计[J]. 北京邮电大学学报.

LIU Lei-bo1,　 LI De-jian2,　 M ENG Hong-ying2,　 ZHANG Li2,　 W ANG Zhi-hua2,　 CHEN Hong-yi1,　 XIA Yu-wen3 . VLSI Architecture of EBCOT Encoder for JPEG2000 [J]. JOURNAL OF BEIJING UNIVERSITY OF POSTS AND TELECOM.

[1]	杨正, 阚宏伟, 刘铁军, 张闯. FPGA异构加速卡电源完整性分析[J]. 北京邮电大学学报, 2018, 41(4): 76-80.
[2]	杨正, 王静敏, 李亚妮, 杨银堂. 用于能量获取的低压输入DC/DC转换器[J]. 北京邮电大学学报, 2016, 39(1): 92-95.
[3]	刘马良, 朱樟明, 丁昊宇, 杨银堂, 罗泽勇. 一种用于高速D/A转换器的1.6 Gbit·s^-1同步电路[J]. 北京邮电大学学报, 2014, 37(4): 69-73.
[4]	王新胜, 喻明艳. 工艺变化条件下互连延时最小缓冲器插入方法[J]. 北京邮电大学学报, 2014, 37(3): 93-97,108.
[5]	许灵军，张建华，徐国鑫，张平. 一种适用于UHF无源电子标签的电源产生电路[J]. 北京邮电大学学报, 2006, 29(6): 129-133.