一种用于高速D/A转换器的1.6 Gbit·s-1同步电路

doi:10.13190/j.jbupt.2014.04.015

北京邮电大学学报 ›› 2014, Vol. 37 ›› Issue (4): 69-73.doi: 10.13190/j.jbupt.2014.04.015

一种用于高速D/A转换器的1.6 Gbit·s^-1同步电路

刘马良¹, 朱樟明¹, 丁昊宇¹, 杨银堂¹, 罗泽勇²

1. 西安电子科技大学微电子学院, 西安 710071;
2. 中国科学院长春光学机械与物理研究所, 长春 130033

收稿日期:2013-11-13 出版日期:2014-08-28 发布日期:2014-08-09
作者简介:刘马良（1985-），男，博士研究生，E-mail：liumalianghy@163.com；朱樟明（1978-），男，教授，博士生导师.
基金资助:
国家自然科学基金项目（61234002，61322405，61306044，61376033）

1.6 Gbit/s Synchronization Circuit for High Speed Digital-to-Analog Converters

LIU Ma-liang¹, ZHU Zhang-ming¹, DING Hao-yu¹, YANG Yin-tang¹, LUO Ze-yong²

1. School of Microelectronics, Xidian University, Xi'an 710071, China;
2. Changchun Institute of Optics Mechanics and Physics, Chinese Academy of Sciences, Changchun 130033, China

Received:2013-11-13 Online:2014-08-28 Published:2014-08-09

摘要/Abstract

摘要：

针对GHz采样的D/A转换器（DAC）设计及系统要求，提出了一种新型的高速同步电路. 该同步电路引入高速动态比较器和触发器做低电压差分信号（LVDS）的数据接收电路，降低了功耗，实现简单；然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号，提高了同步电路工作频率范围. 基于SMIC 0.18 μm 1.8 V CMOS工艺的仿真和测试结果显示，同步电路工作的时钟频率范围覆盖250~800 MHz，支持的数据率从500 Mbit·s^-1~1.6 Gbit·s^-1，能用于GHz采样频率的DAC核和外部LVDS发送器接口数据的同步.

关键词: 同步, 低电压差分信号, D/A转换器, 延迟锁相环

Abstract:

A new synchronization circuit was proposed. Due to requirement of the GHz sampling D/A converter, the circuit employs high-speed dynamic comparators and flip-flops to receive the input data from the low voltage differential signaling (LVDS) interface, which has the advantage of low power and low complexity. At the same time, this circuit adopts a low jitter analog delay locked loop and digital phase detector to obtain the proper synchronous clock, thereby, the clock frequency range of the synchronous circuit can be improved. Based upon the SMIC 0.18 um 1.8 V CMOS process, the simulation gives that the clock frequency of the synchronization circuit is within the range of 250~800 MHz, and the data rate is 500 Mbps~1.6 Gbps. The circuit can be used in the synchronization of the GHz sampling DAC core and the external LVDS transmitter interface.

Key words: synchronization, LVDS, DAC, delay locked loop

中图分类号:

TN402

刘马良, 朱樟明, 丁昊宇, 杨银堂, 罗泽勇. 一种用于高速D/A转换器的1.6 Gbit·s^-1同步电路[J]. 北京邮电大学学报, 2014, 37(4): 69-73.

LIU Ma-liang, ZHU Zhang-ming, DING Hao-yu, YANG Yin-tang, LUO Ze-yong. 1.6 Gbit/s Synchronization Circuit for High Speed Digital-to-Analog Converters[J]. JOURNAL OF BEIJING UNIVERSITY OF POSTS AND TELECOM, 2014, 37(4): 69-73.

[1]	章晨宇温向明陈亚文. 蜂窝移动网络低成本高精度授时[J]. 北京邮电大学学报, 2023, 46(1): 103-108.
[2]	李晓辉, 王先文, 樊韬, 刘佳文, 万宏杰. 基于卷积神经网络的高性能5G下行同步算法[J]. 北京邮电大学学报, 2022, 45(2): 117-123.
[3]	朱海龙, 严园园. TSN网络中时钟同步可靠性提升方法[J]. 北京邮电大学学报, 2021, 44(2): 20-25,46.
[4]	张国翊, 朱海龙, 文安, 金鑫, 黄维芳. 一种基于TD-LTE帧同步的电网时间同步方法[J]. 北京邮电大学学报, 2017, 40(1): 117-123.
[5]	霍佳皓, 周娴, 皇甫伟, 涂佳静, 杜志远. U-OFDM可见光通信系统的高性能符号同步算法[J]. 北京邮电大学学报, 2016, 39(6): 62-66.
[6]	唐平, 高飞, 张黎, 蒋志科. 基于DDR2 SDRAM的短周期存储方法[J]. 北京邮电大学学报, 2016, 39(4): 50-55.
[7]	金彦亮, 方昌立, 姚彬. 结合啁啾信号的水下传感器网络时间同步算法[J]. 北京邮电大学学报, 2016, 39(1): 52-57.
[8]	张雪坤, 别红霞, 郑健, 类春阳, 吴文静. 一种抗窄带干扰的OFDM符号定时同步改进算法[J]. 北京邮电大学学报, 2015, 38(1): 76-81.
[9]	师超, 仇洪冰, 王俊义. 基于增强型gossip算法的无线传感器网络时间同步[J]. 北京邮电大学学报, 2014, 37(6): 111-114.
[10]	徐立芳, 莫宏伟. T免疫模糊控制在PMSM调速系统的应用[J]. 北京邮电大学学报, 2014, 37(6): 34-37.
[11]	刘乃金, 钱晋希, 陈东, 杨京辉, 袁骥德. 天线指向不精确时的GMR-1卫星同步[J]. 北京邮电大学学报, 2014, 37(5): 109-113.
[12]	刘明骞, 李兵兵, 孙珺. 多径信道下ZP-OFDM系统的符号盲同步方法[J]. 北京邮电大学学报, 2014, 37(2): 58-63.
[13]	李林涛, 安建平, 李祥明, 卜祥元. 准规则LDPC码软扩频方法[J]. 北京邮电大学学报, 2014, 37(1): 48-51.
[14]	王昕, 袁超伟, 黄晨. 基于滑动窗口机制的RFID自同步可扩展所有权变更协议[J]. 北京邮电大学学报, 2013, 36(5): 30-35.
[15]	路宏敏郭雁林卫晶王晓明. 抑制同步开关噪声的新型超宽带电磁带隙结构[J]. 北京邮电大学学报, 2012, 35(4): 15-18.

一种用于高速D/A转换器的1.6 Gbit·s^-1同步电路

1.6 Gbit/s Synchronization Circuit for High Speed Digital-to-Analog Converters

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics

本文评价